Projektdetails

Aktuell sind wir für einen unserer Partner auf der Suche nach einem ASIC Digital Backend Design Engineer.

Rahmenbedingungen:
Einsatzort Remote
Auslastung 50-100%

Zu Ihren Aufgaben gehören:
+ Durchführung des kompletten Digital ASIC Backend Flows von der synthetisierten Netlist bis zum GDSII
+ Durchführung von Floorplanning, Power Planning, Placement, CTS, Routing und Physical Verification
+ Umsetzung von ECOs und DFT-Anforderungen
+ Durchführung und Analyse von STA, DRC/LVS, LEC sowie EM-, IR-Drop- und Signal-Integrity-Analysen
+ Sicherstellung des Timing Closure bis zum Sign-off
+ Pflege und Weiterentwicklung von Place-&-Route-Skripten und Backend-Design-Flows
+ Aufbau und Pflege einer robusten Backend-Infrastruktur
+ Dokumentation, Wissensaufbau und Wissenstransfer zum Kunden

+ 3 bis 5+ Jahre Erfahrung im Digital ASIC Backend Design
+ Fundierte Kenntnisse des vollständigen Digital Backend Flows (Netlist bis GDSII)
+ Erfahrung mit Cadence-Tools (insbesondere Innovus) oder vergleichbaren EDA-Tools
+ Sehr gute Kenntnisse in:
- Floorplanning & Power Planning
- Placement & Optimization
- Clock Tree Synthesis (CTS)
- Routing & Physical Verification
- Static Timing Analysis (STA) mit Tempus, PrimeTime o. Ä.
- DRC/LVS, Logic Equivalence Check (LEC)
- ECO-Implementierung
- Design for Test (DFT)
+ Erfahrung im Timing Closure über verschiedene Betriebsmodi und Prozessvarianten
+ Nachweis erfolgreicher ASIC Tape-outs
+ Verständnis des kompletten digitalen Design-Flows von RTL bis GDSII
+ Studium der Elektrotechnik, Mikroelektronik oder vergleichbare Qualifikation

Nice to have:
+ Kenntnisse im Analog-Layout (DRC, LVS, Matching)